LAYERS 9 – AI時代における光電融合技術

Yole Group とEvatecによる共同記事では、拡大を続けるAIクラスターおよびハイパースケールクラウドデータセンターを背景に、急速に進化するフォトニック集積回路（PIC）の市場動向の分析をご覧いただけます。

帯域幅およびエネルギー効率への要求が高まり続ける中、CMOSとの高い互換性と量産スケーラビリティを備えるシリコンフォトニクス（SOI）は、依然として主流プラットフォームです。しかし、1レーンあたり400Gbpsを超えるデータレートへの要求が高まるにつれ、絶縁体上ニオブ酸リチウム（LNOI）やインジウムリン（InP）といった代替材料の評価が加速しています。これらは優れた性能を提供する一方で、コスト、歩留まり、量産化に関する課題も伴います。

本記事では、業界における2つの重要な戦略が紹介されています。ひとつは「レーンあたりの高速化」、もうひとつはより多くの並列光レーンを採用する「スロー・アンド・ワイド」アーキテクチャです。いずれのアプローチも、次世代光インターコネクトにおける性能、消費電力、そして総所有コスト（TCO）の最適なバランスを追求するものです。

先進的な薄膜成膜技術および低損失フォトニック導波路に関する専門知識を有するEvatecは、開発段階から量産段階に至るまでPIC製造をサポートし、AI時代に不可欠な光インフラの実現に貢献しています。

全文はこちらからご覧ください。

雑誌の完全版をPDFまたはハードコピーで入手しませんか。
ご入用の際はcommunications@evatecnet.com まで、ご希望の送付先住所をご記載の上メールをお送りください。